應(yīng)用

技術(shù)

物聯(lián)網(wǎng)世界 >> 物聯(lián)網(wǎng)新聞 >> 物聯(lián)網(wǎng)熱點(diǎn)新聞
企業(yè)注冊(cè)個(gè)人注冊(cè)登錄

模擬計(jì)算會(huì)成為AI芯片的未來(lái)嗎?

2022-08-18 09:09 SSDFans
關(guān)鍵詞:模擬計(jì)算AI芯片

導(dǎo)讀:模擬計(jì)算作為一種提高處理效率的方法被重新提出。

由于業(yè)界持續(xù)推動(dòng)機(jī)器學(xué)習(xí)(ML)和人工智能(AI)的低功耗高性能處理,大量相關(guān)新概念和新技術(shù)層出不窮。其中,模擬計(jì)算作為一種提高處理效率的方法被重新提出。

這項(xiàng)技術(shù)對(duì)于給定的應(yīng)用來(lái)說(shuō)還是相對(duì)較新的,而且還有很大的改進(jìn)空間。最近,IISC的研究人員發(fā)表了一篇論文,描述了未來(lái)可擴(kuò)展模擬AI芯片的新框架。

本文將討論模擬計(jì)算對(duì)人工智能的好處、面臨的挑戰(zhàn)以及IISC的新研究。

為何轉(zhuǎn)向模擬?

模擬計(jì)算是一種早于數(shù)字計(jì)算的技術(shù),但隨著數(shù)字計(jì)算的興起,它在很大程度上已經(jīng)被遺忘了。現(xiàn)在,研究人員再次著眼于模擬,因?yàn)榻駮r(shí)今日它在某些方面比數(shù)字顯示出了更大的優(yōu)勢(shì)。

隨著數(shù)據(jù)速率越來(lái)越快、處理節(jié)點(diǎn)越來(lái)越小、全球互聯(lián)范圍越來(lái)越廣,行業(yè)中的一個(gè)新興趨勢(shì)是數(shù)據(jù)移動(dòng)對(duì)應(yīng)能耗的顯著增加。

越來(lái)越多的寄生導(dǎo)致數(shù)據(jù)在內(nèi)存內(nèi)和內(nèi)存外的物理移動(dòng)已經(jīng)成為芯片整體功耗的最重要因素之一。再加上數(shù)據(jù)密集型應(yīng)用ML,我們發(fā)現(xiàn)馮·諾伊曼架構(gòu)不再適合AI/ML。

相反,模擬計(jì)算允許內(nèi)存中的計(jì)算,數(shù)據(jù)可以在存儲(chǔ)的地方進(jìn)行處理。由于總體數(shù)據(jù)移動(dòng)顯著減少,總體能耗也會(huì)顯著降低。因此,在AI/ML應(yīng)用中,模擬AI可以提供比傳統(tǒng)數(shù)字AI高100倍的能效。

模擬AI的挑戰(zhàn):縮放

盡管模擬計(jì)算具有能效優(yōu)勢(shì),但在成為數(shù)字計(jì)算的競(jìng)爭(zhēng)對(duì)手之前,它仍面臨一些挑戰(zhàn)。

AI/ML模擬計(jì)算設(shè)計(jì)的關(guān)鍵挑戰(zhàn)之一是,模擬處理器的測(cè)試和協(xié)同設(shè)計(jì)是非常困難的。傳統(tǒng)超大規(guī)模集成電路(VLSI)設(shè)計(jì)可以由數(shù)百萬(wàn)個(gè)晶體管組成,但工程師可以通過(guò)編譯高級(jí)代碼來(lái)綜合設(shè)計(jì)。此功能允許在不同流程節(jié)點(diǎn)和產(chǎn)品之間輕松移植相同的設(shè)計(jì)。

然而,由于晶體管偏置的不同,溫度變化和有限的動(dòng)態(tài)范圍,模擬芯片無(wú)法輕松擴(kuò)展。其結(jié)果是,每代產(chǎn)品和每個(gè)流程節(jié)點(diǎn)都需要單獨(dú)定制和重新設(shè)計(jì)。這樣不僅使設(shè)計(jì)更加耗時(shí)、成本更加高昂,而且還降低了可擴(kuò)展性。

模擬AI要想成為主流,首先需要解決設(shè)計(jì)和可擴(kuò)展性方面的挑戰(zhàn)。

IISC的AI擴(kuò)展框架

為了解決這個(gè)問(wèn)題,IISC的研究人員在他們最近發(fā)表的論文中提出了一個(gè)可擴(kuò)展模擬計(jì)算設(shè)計(jì)的新框架。

他們工作的關(guān)鍵圍繞著邊緣傳播(MP)的泛化,這是一種數(shù)學(xué)工具,在使用MP原理合成模擬分段線性計(jì)算電路方面曾體現(xiàn)過(guò)價(jià)值。在此基礎(chǔ)上,研究人員開(kāi)發(fā)了一種新的基于形狀的模擬計(jì)算(S-AC)框架,允許研究人員模擬ML架構(gòu)中常用的不同function。

這個(gè)框架可以和數(shù)字設(shè)計(jì)一樣,在計(jì)算精度與速度/功耗之間進(jìn)行權(quán)衡,還可以跨不同的工藝節(jié)點(diǎn)和偏差管理。

為了證明其可行性,研究人員實(shí)現(xiàn)了一些S-AC電路,對(duì)應(yīng)ML中幾個(gè)不同工藝節(jié)點(diǎn)的常見(jiàn)數(shù)學(xué)函數(shù)。結(jié)果證明,在180納米CMOS工藝和7納米FinFET工藝中,電路I/O特性在合理范圍內(nèi)保持一致。

有了新的框架,研究人員希望在不久的將來(lái)能夠?qū)崿F(xiàn)擴(kuò)展性更強(qiáng)、成本效率更高的模擬AI設(shè)計(jì)。