12 月 16 日消息，在今日舉辦的“第二屆中國互連技術與產業(yè)大會”上，首個由中國集成電路領域相關企業(yè)和專家共同主導制定的《小芯片接口總線技術要求》團體標準正式通過工信部中國電子工業(yè)標準化技術協(xié)會的審定并發(fā)布。

據(jù)介紹，這是中國首個原生 Chiplet 技術標準。

2021 年 5 月，中國計算機互連技術聯(lián)盟（CCITA）在工信部立項了 Chiplet 標準，即《小芯片接口總線技術要求》，由中科院計算所、工信部電子四院和國內多個芯片廠商合作展開標準制定工作。

今年 3 月 28 日，由中國計算機互連技術聯(lián)盟（CCITA）聯(lián)合電子標準院，多家企業(yè)、科研院所等經(jīng)過 10 個月努力共同制訂的《小芯片接口總線技術要求》、《微電子芯片光互連接口技術》完成標準草案制定，開始面向社會征求意見。

《小芯片接口總線技術要求》描述了 CPU、GPU、人工智能芯片、網(wǎng)絡處理器和網(wǎng)絡交換芯片等應用場景的小芯片接口總線（chip-let）技術要求，包括總體概述、接口要求、鏈路層、適配層、物理層和封裝要求等。

據(jù)介紹，小芯片接口技術有以下應用場景：

C2M (Computing to Memory)，計算芯片與存儲芯片的互連。

C2C (Computing to Computing)，計算芯片之間的互連。兩者連接方式：

采用 并行單端 信號相連，多用于 CPU 內多計算芯片之間的互連。

采用 串行差分 信號相連，多用于 AI、Switch 芯片性能擴展的場景。

C2IO (Computing to IO)，計算芯片與 IO 芯片的互連。

C2O (Computing to Others)，計算芯片與信號處理、基帶單元等其他小芯片的互連。

此標準列出了并行總線等三種接口，提出了多種速率要求，總連接帶寬可以達到 1.6Tbps，以靈活應對不同的應用場景以及不同能力的技術供應商，通過對鏈路層、適配層、物理層的詳細定義，實現(xiàn)在小芯片之間的互連互通，并兼顧了 PCIe 等現(xiàn)有協(xié)議的支持，列出了對封裝方式的要求，小芯片設計不但可以使用國際先進封裝方式，也可以充分利用國內封裝技術積累。

《小芯片接口總線技術》標準概況圖